Exploring Inter-Core Message-Passing for Fiasco on the SCC
Markus Partheymüller
TU Dresden
Verteidigung der Belegarbeit
In der aktuellen Hardware-Entwicklung spielt das
Mehrkernkonzept eine immer größere Rolle. Deshalb hat Intel im
Rahmen des Many-Core Applications Research (MARC) Programm mit
dem Single-Chip Cloud Computer (SCC) einen Forschungsprozessor
entwickelt, um Möglichkeiten und Herausforderungen eines
solchen Chip-Designs zu untersuchen.
Das Ziel meiner Belegarbeit war es, den Fiasco-Mikrokern auf
diese Architektur zu portieren und mögliche Softwarekonzepte
zu evaluieren. Der Vortrag beschreibt den Portierungsprozess
sowie die Auswertung der durchgeführten Experimente. Außerdem
werden Ideen für mögliche weiterführende Projekte diskutiert.